ESD（Electrostatic Discharge，静电放电）保护器件通常被放在连接器与敏感芯片之间。它的任务是在极短时间内泄放静电电流，把接口处的电压限制在芯片可以承受的范围内，同时尽量不影响高速信号。
但“选一颗低电容 TVS”并不等于完成 ESD 设计。器件参数、接口类型、PCB 布局与接地方式共同决定最终效果。下面从参数到布局，梳理一套可执行的检查顺序。
一、先分清 ESD 与浪涌
ESD 事件通常持续时间极短、上升沿快，常见测试参考 IEC 61000-4-2 的接触放电与空气放电等级。浪涌事件可能持续时间更长、能量更大，常见测试参考 IEC 61000-4-5。两者对器件的要求并不完全相同。
ESD 保护器件强调快速响应、低钳位与低电容；浪涌保护则更关注峰值脉冲功率与能量承受能力。某些接口可能需要两级配合：前级吸收较大能量，后级靠近芯片完成精细钳位。
二、关键参数怎么看
反向关断电压 VRWM
VRWM 必须高于接口的正常工作电压，并覆盖信号摆幅与电源容差。对 USB、HDMI 等接口，还要考虑热插拔、供电电压变化与不同工作模式。
钳位电压 VCL
VCL 是在指定放电电流下器件两端的电压。它必须低于被保护芯片的绝对最大额定值，并考虑走线寄生参数带来的额外压降。只比较 VRWM 不足以判断保护是否有效。
结电容 Cj
高速接口需要低电容，以减少对上升沿、眼图与插入损耗的影响。差分接口还应关注通道间的电容匹配。结电容会随偏置电压变化，应结合工作条件查看曲线。
通道数与封装
多通道接口可使用集成保护阵列，减少器件数量与布局面积。小封装有利于靠近连接器放置，但散热与焊接工艺需要同步评估。
三、按接口类型选方向
| 接口 / 场景 | 选型重点 | 布局重点 |
|---|---|---|
| USB 2.0 | 低电容、低钳位，关注电源与数据线 | 保护器件靠近接口，回流地短 |
| USB 3.x / Type-C | 超低电容、通道匹配、差分保护 | 避免长支线，控制阻抗连续 |
| HDMI / 显示接口 | 多通道、低电容、低漏电 | 连接器侧放置，地平面完整 |
| 以太网 / 通信线 | 按浪涌与 ESD 等级选择，关注能量 | 分级保护，注意隔离与接地 |
| 按键 / 外露金属 | 较高钳位能力，关注接触放电 | 靠近入口，避免干扰内部走线 |
表中的方向用于建立判断框架。实际选型仍需结合接口速率、芯片耐压、测试等级与整机结构确认。
四、PCB 布局的 5 条规则
- 靠近干扰入口：保护器件应尽量靠近连接器或外露端口，让瞬态电流在进入板内之前被泄放。
- 缩短回流路径：从保护器件到地的路径要短、宽、低阻抗，避免用细长走线增加钳位电压。
- 先保护、后滤波：通常让瞬态电流先经过保护器件，再进入滤波或芯片；顺序颠倒可能让滤波器件先承受应力。
- 避免长支线：高速信号上的保护支线要短，减少阻抗不连续与反射。
- 保持地平面完整：保护地应与信号地有良好的低阻抗连接，避免被分割平面迫使瞬态电流绕行。
五、验证时不要只看“有没有过”
ESD 测试通过并不代表设计没有隐患。还应观察：测试后器件是否退化、漏电是否上升、接口误码率是否变化、系统是否需要重启，以及不同接触位置与放电次数下是否稳定。
对高速接口，建议同时检查眼图与误码表现。保护器件的电容与布局可能不会让系统立刻失效，但会压缩链路余量，在高温或长线缆条件下放大问题。
一张 ESD 选型与布局检查表
| 检查项 | 确认内容 |
|---|---|
| 工作电压 | VRWM 是否覆盖接口最高正常工作电压与信号摆幅 |
| 钳位能力 | 目标放电电流下的 VCL 是否低于芯片绝对最大额定值 |
| 信号影响 | 结电容、通道匹配与漏电是否满足接口要求 |
| 测试等级 | 是否覆盖目标 IEC 61000-4-2 接触 / 空气放电等级 |
| 布局 | 是否靠近端口、回流路径是否短、地平面是否完整 |
| 验证 | 测试后功能、漏电、误码与稳定性是否复测 |
ESD 保护是系统设计的一部分，而不是最后一颗“补上去”的器件。把接口、芯片、结构与布局放在一起考虑，才更容易得到稳定的结果。
常见问题
ESD 保护器件的电容越低越好吗？
对高速接口通常是重要方向，但不能只看电容。还要确认钳位电压、漏电流、通道匹配与封装是否满足要求。过低电容有时会伴随其他性能取舍。
TVS 可以同时承担 ESD 与浪涌保护吗？
部分 TVS 可以覆盖两类事件，但需要核对测试波形、能量与目标等级。对于能量较大的浪涌场景，可能需要专门器件或分级保护。
本文用于说明选型思路，不能替代规格书与整机验证。把料号、封装、应用场景与测试要求发给我们，可进一步核对可供应型号与参数边界。